Samsung a présenté lors de la Computex 2026 un prototype de mémoire HBM5 Stack

Samsung Electronics — les premiers pas vers le HBM5

Récemment, Samsung Electronics a annoncé le début de la livraison d'échantillons de mémoire HBM4E, tout en développant activement la prochaine génération – HBM5. Lors du salon Computex 2025, l’entreprise n’a présenté qu’un grand modèle de puce HBM5 afin de donner une vue d’ensemble de sa structure. Il est déjà évident que la technologie sera complexe et exigeante.

Détails clés du développement
Paramètre | Ce que fait Samsung | Plaquette de base | Production autonome sur un processus de 2 nm | Nombre de couches DRAM | De 12 à 20 (technologie de classe 1c) | Transistors GAA | Prévu pour les puces de 2 nm | Processus inférieur à 1 nm | L’entreprise est convaincue de pouvoir le maîtriser à l’avenir
Le directeur technique du département Samsung Electronics, Song Jaehyuk, a confirmé la participation de l’entreprise au développement et à la mise en œuvre de ces technologies. La présence d’une unité contractuelle permet de répondre aux exigences des clients les plus stricts, y compris Nvidia.

Comparaison avec le HBM4E
* Le HBM4E utilise une plaquette de base de 4 nm et un processus de 1c pour fabriquer les puces DRAM qui forment la pile mémoire.

* Le HBM5 proposera :

* Une plaquette plus fine (2 nm) et un nombre de couches plus flexible (12–20).

* Un Heat Path Block (HPB) – canal de dissipation thermique pour une ventilation efficace.

* Une vitesse d’échange de données accrue grâce à une architecture améliorée.

La technologie HPB est déjà éprouvée sur le HBM4E, et Samsung prévoit d’utiliser des méthodes avancées de dissipation thermique pour augmenter la stabilité de la mémoire. La production massive du HBM5 est prévue à partir de 2028, et dans le cadre du HBM5E, les plaquettes DRAM seront fabriquées selon un processus plus avancé 1d.

Ce que font les concurrents
* SK hynix utilise une technologie de refroidissement similaire – iHBM. Cela signifie que la solution Samsung n’est pas unique en matière de dissipation thermique.

* SK hynix intègre également des puces de 2 nm dans le HBM5 et prévoit une production massive avec l’iHBM.

Conclusion
Samsung Electronics développe déjà le HBM5 sur un processus de 2 nm, prévoyant jusqu’à 20 couches DRAM et un dissipateur thermique innovant HPB. La mise en masse est prévue pour 2028, tandis que des concurrents tels que SK hynix appliquent des solutions analogues (iHBM). En général, Samsung démontre sa confiance dans la maîtrise des technologies inférieures à 1 nm et son aptitude à satisfaire les exigences des plus grands clients.